UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19007

LogiCORE Bit Correlator v3.0 - Virtex-II Pro または Spartan-3 の Bit Correlator コア

説明

キーワード : COREGen, generator, availability

重要度 : 標準

概要 :
CORE Generator の GUI で Bit Correlator コアが Virtex-II Pro および Spartan-3 では使用できないようになっています。 これらのデバイス用にこのコアを提供する予定はありますか。

ソリューション

Virtex-II/Virtex-II Pro および Virtex-4/Spartan-3 FPGA は類似していますが、 Virtex-4/Spartan-3 と Virtex-II/Virtex-II Pro には基本的な違いがあります。 Virtex-4/Spartan-3 の CLB には通常のスライス (SliceM) が 2 つあり、Virtex-II/Virtex-II Pro の CLB には SRL16E/RAM16x1 ではないスライス (SliceL) が 2 つあります。 RPM (相対配置マクロ) が使用されていなければ、Virtex-II のコアを Virtex-4 または Spartan-3 に使用しても、これらの違いによる影響はありません。

Virtex-4/Spartan-3 に対しこのコアを使用するには、次の手順に従ってください。

1. ISE プロジェクトのデバイスを Virtex-II に変更します。
2. [Add a New Source] をクリックし、[COREGen IP] を選択します。
3. コアのダイアログ ボックスでオプションを設定し、DDC コアを生成します。
4. ISE プロジェクトのデバイスを Virtex-4 または Spartan-3 に戻します。
5. トップ レベル ソースにコアをインスタンシエートします。
6. コアのパラメータを変更する必要がある場合は、手順 1 ~ 4 を繰り返します。

メモ : Bit Correlator のパフォーマンスを示す数値はありませんが、このコアのタイミング パフォーマンスは、RPM が使用できないため落ちる場合があります。
AR# 19007
日付 05/04/2011
ステータス アーカイブ
種類 一般
このページをブックマークに追加