UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19064

6.2i XST - Verilog パラメータのスライスに方向 [0:n] を指定して使用するとパラメータが不正に処理される

説明

キーワード : Verilog, MSB, LSB, swaps, parameter, スワップ, パラメータ

重要度 : 標準

概要 :
モジュールに次のように記述されたパラメータがあり、

parameter [0:9] MyParam = 10'b0000010000;

次のように使用された場合、

.input_port (MyParam[0:7]), // I [0:7]
:
:

スライスが 0:7 から 2:9 にシフトするため、input_port が次の定数に指定されます。

00010000

ソリューション

この問題を回避するには、[n:0] を使用してください。

この問題は、最新版の 6.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.2i サービス パック 2 以降に含まれます。
AR# 19064
日付 07/18/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加