UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19080

6.2 EDK、UART 16550 または 16450 - 自動アップデートのため C_HAS_EXTERNAL_XIN および C_HAS_EXTERNAL_RCLK が不正である

説明

キーワード : MHS, UART, 16550, 16450, C_HAS_EXTERNAL_XIN, C_HAS_EXTERNAL_RCLK

重要度 : 標準

概要 :
MHS ファイルに UART 16550 または 16450 が含まれているときに、ポート xin および rclk が含まれていると、PlatGen で次のパラメータが書き込まれます。

C_HAS_EXTERNAL_XIN

および

C_HAS_EXTERNAL_RCLK

デザイン内でこれらのポートが指定されている場合、接続しているかどうかにかかわらず、パラメータ値が 1 に設定されます。 ポートが不正に接続されていると、これにより UART が不正に動作します。

これらの未使用の入力は net_gnd に接続していましたが. これが原因で、パラメータ値がデフォルト値の 0 ではなく、1 に設定されてしまいます。 MHS ファイルでパラメータ値を設定しようとしましたが、値が上書きされてしまいます。

ソリューション

system.mhs ファイルで、デザインで使用しないポート rclk および xin を削除してください。

この問題は、最新版の 6.2 EDK サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm
この修正は、6.2 EDK サービス パック 1 以降に含まれます。
AR# 19080
日付 04/09/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加