UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19105

LogiCORE SPI-4.2 (POS-PHY L4) v7.0 - ラッパ ファイルが TStat の IBUFDS ではなく IBUFGDS を使用する

説明

概要

ザイリンクス SPI4.2 v7.0 のラッパ ファイルが生成されるときに、LVDS ステータス I/O が選択されていると、TStat 信号が IBUFGDS を使用します。

これは正しいですか。

ソリューション

ラッパ ファイルは IBUFGDS ではなく IBUFDS を使用する必要があります。

これは、ラッパ ファイルを修正して IBUFGDS のインスタンシエーションを IBUFDS で置き換えることによって修正可能です。

次のコードを参照してください。

VHDL (<core_name>/implement/vhdl):

TStat_ibuf0 : IBUFDS

port map (

I => TStat_P(0),

IB => TStat_N(0),

O => TStat_i(0));

TStat_ibuf1 : IBUFDS

port map (

I => TStat_P(1),

IB => TStat_N(1),

O => TStat_i(1));

Verilog (<core_name>/implement/verilog):

IBUFDS TStat_ibuf0(

.I (TStat_P[0]),

.IB (TStat_N[0]),

.O (TStat_i[0])

);

IBUFDS TStat_ibuf1(

.I (TStat_P[1]),

.IB (TStat_N[1]),

.O (TStat_i[1])

);

この問題は、IP アップデート #4 でリリースされる SPI4.2 v7.1 で修正されています。

AR# 19105
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加