UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19130

6.1i DCM、シミュレーション - 289 ms 以上経過するとクロック周期違反が起こる

説明

キーワード : DCM, simulation, timing, violation, error, input, clock, period, 289042813.520, 289, ms, シミュレーション, タイミング, 違反, エラー, 入力, クロック, 周期

重要度 : 標準

概要 :
6.1i DCM モデルを使用し、289ms 間以上シミュレーションを行う場合、次のような違反がクロックの立ち上がりエッジごとに発生します。

"Timing Violation Error : Input clock period of, 289042813.520 ns, on the B@
port of instance TC_TOP.tb_top.dut.CLK_GEN.DCM_CLK179.i_max_clkin exceeds
allotted value of 289042811.214 ns at simulation time 289042819.107 ns."

ソリューション

この問題は、6.2i ソフトウェア リリースで修正されています。 6.2i をインストール後にモデルを再コンパイルすると、エラーは発生しません。
AR# 19130
日付 11/18/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加