UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19268

6.2 EDK - 200MHz/67MHz のクロック設定のときに UART ドライバの CLOCK_HZ 設定が不正になる

説明

キーワード : BSB, EDK, XPS, LibGen, Clock Freq, CLOCK_HZ, PLB, OPB, UART, 16550, 16450, クロック周波数

重要度 : 標準

概要 :
Base System Builder では、PowerPC デザインのプロセッサの周波数および PLB バスを指定できます。 プロセッサに 200MHz、PLB 周波数に 67MHz を指定する場合、UART ドライバの CLOCK_HZ 設定は 67000000 になります。 ただし、dcm_module は除数 1.5 (入力クロック周波数は 100MHz) で設定されるため、2/3*100=66666667 になります。

この設定で発生するエラーが原因で、システムに接続したときに UART が機能しなくなる可能性があります。

ソリューション

[Software Platform Settings] で UART の CLOCK_HZ 設定を変更してください。

この問題は、最新版の 6.2 EDK サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm
この修正は、6.2 EDK サービス パック 1 以降に含まれます。
AR# 19268
日付 04/09/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加