UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19277

6.2 EDK - OPB PCI コアで FIFO のアドレス バス幅を 0 (FIFO なし) に設定すると DRC エラーが発生する

説明

キーワード : error, Parameter, C_TRIG_PCI_READ_OCC_LEVEL, DRC, FIFO, エラー, パラメータ, EDK, OPB PCI

重要度 : 標準

概要 :
EDK 6.2 およびバージョン v1.00c の OPB PCI コアを使用しています。 FIFO のアドレス バス幅の値を 0 (FIFO を使用しない) に設定すると、PlatGen の DRC でエラーが発生します。 このエラーは、FIFO を指定していないにもかかわらず、占有レベル ジェネリックがチェックされるため発生します。 FIFO がない場合、DRC では占有レベルはチェックされないはずです。

次のようなエラー メッセージが表示されます。

"Performing System level DRCs on properties...
ERROR:MDT - C:\EDK_Gm\hw\XilinxProcessorIPLib\pcores\opb_pci_v1_00_c\data\opb_pci_v2_1_0. mpd:42 - PARAMETER C_TRIG_PCI_READ_OCC_LEVEL has value 32 which does not fall in the range (1:pow(2, C_PCI2IPIF_FIFO_ABUS_WIDTH)), specified in MPD.
ERROR:MDT - C:\EDK_Gm\hw\XilinxProcessorIPLib\pcores\opb_pci_v1_00_c\data\opb_pci_v2_1_0. mpd:44 - PARAMETER C_TRIG_PCI_DATA_XFER_OCC_LEVEL has value 16 which does not fall in the range (2:pow(2, C_IPIF2PCI_FIFO_ABUS_WIDTH)-3), specified in MPD
ERROR:MDT - C:\EDK_Gm\hw\XilinxProcessorIPLib\pcores\opb_pci_v1_00_c\data\opb_pci_v2_1_0. mpd:46 - PARAMETER C_TRIG_IPIF_READ_OCC_LEVEL has value 8 which does not fall in the range (2:pow(2, C_IPIF2PCI_FIFO_ABUS_WIDTH)-4), specified in MPD
ERROR:MDT - platgen failed with errors!"

ソリューション

この問題は、最新版の 6.2 EDK サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm
この修正は、6.2 EDK サービス パック 1 以降に含まれます。
AR# 19277
日付 04/09/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加