UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19321

6.2 EDK、SimGen - NC-Sim を使用した EDK デザインのシミュレーション方法

説明

キーワード : simulation, issues, XPS, シミュレーション, 問題

重要度 : 標準

概要 :
NC-Sim を使用して EDK デザインをシミュレーションする方法を教えてください。 制限などはありますか。

ソリューション

NC-Sim のサポートは、EDK 6.2 サービス パック 1 から追加されています。サービス パックは次の Web サイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm

この修正は、EDK 6.2i サービス パック 1 以降に含まれます。

EDK で NC-Sim を使用する場合は、次の問題に注意してください。
- NC-Sim は LDV 05.10-s009 以降が使用されている場合のみ Solaris および Linux でサポートされます。 Windows では、LDV 05.10-s012 と EDK サービス パック 2 がインストールされている場合にのみサポートされます。
- シミュレーションには、次のコマンドを使用してください。

VHDL シミュレーション

ncelab -relax -noxilinxaccl -access +rwc <configuration>
ncsim -exit -input run.file <configuration>

Verilog シミュレーション

ncelab -relax -noxilinxaccl -access +rwc <testbench> -timescale 1ns/1ps glbl
ncsim -exit -input run.file <testbench>

SWIFT

For SWIFT, add:
-loadpli1 swiftpli:swift_boot during ncelab

SDF を使用した VHDL タイミング シミュレーション

Add command:
ncsdfc system.sdf

Add command:
-sdf_cmd_file sdf.cmd during ncelab

サンプル ファイル "sdf.cmd"

COMPILED_SDF_FILE = "system.sdf.X",
SCOPE = :DUT;
AR# 19321
日付 11/25/2011
ステータス アーカイブ
種類 一般
このページをブックマークに追加