We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19328

6.2/6.1 EDK, PlatGen - 「ERROR:HDLParsers:164 - ../hdl/system.vhd Line xxx。parse error, unexpected IS, expecting IDENTIFIER」というエラー メッセージが表示される


キーワード : EDK, PlatGen, ERROR:HDLParsers:164, 164, HDLParsers, Parsers, parse, unexpected, IS, IDENTIFIER, MHS, syntax, XST, HDL, Compilation, 解析, 予期しない, 構文, コンパイル

重要度 : 標準

概要 :
EDK で [Generate Netlist] を実行すると、次のようなエラー メッセージが表示されます。

* HDL Compilation *
Compiling vhdl file H:/My_Projects/XIPPI/projects/EDK6.2.1/ProMedia/icap/hdl/system.vhd in Library work.
ERROR:HDLParsers:164 - H:/My_Projects/XIPPI/projects/EDK6.2.1/ProMedia/icap/hdl/system.vhd Line 607. parse error, unexpected IS, expecting IDENTIFIER

次に、PlatGen で次の無意味なコードが system.vhd に記述されます。

component is
port (
I : in std_logic;
O : out std_logic
end component;


system.mhs ファイルのポートのリストにエラーがある場合、XST でこのエラーが発生します。

たとえば、次の .mhs ファイルの一部では、O (英字) の代わりに 誤って DIR に 0 (ゼロ) が割り当てられています。

誤った表現 :
PORT startup_p = dcm0_locked, DIR = 0 (数字)
PORT startup_p = dcm0_locked, DIR = O (英字)

現段階では、不正な VHDL が生成される前に XPS/PlatGen で system.mhs ファイルの構文が確認されるように、 ソフトウェアが変更される予定です。
AR# 19328
日付 03/08/2006
ステータス アーカイブ
種類 一般