UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19330

6.2 EDK - ChipScope VIO コアにより合成エラーが発生する

説明

キーワード : VIO, ChipScope, XST, error, エラー

重要度 : 標準

概要 :

sync_out ポートを含む ChipScope VIO コアを使用する場合、XST でコンパイル エラーが発生します。

ソリューション

1

この問題を解決するためには、chipscope_vio_v2_1_0.tcl ファイルを次のように編集してください。

1. .tcl ファイルは次の場所にあります。

%XILINX_EDK%\hw\XilinxProcessorIPLib\pcores\chipscope_vio_v1_00_a\data

2. 181 行目を次のように変更してください。

変更前のコード :

if { $params(C_SYNC_OUTPUT_ENABLE) > 0 } {
puts $hdl_file "sync_out => sync_in,"
set clk_needed 1

変更後のコード:

if { $params(C_SYNC_OUTPUT_ENABLE) > 0 } {
puts $hdl_file "sync_out => sync_out,"
set clk_needed 1

2

この問題は、最新版の 6.2 EDK サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm
この修正は、6.2 EDK サービス パック 2 以降に含まれます。
AR# 19330
日付 04/09/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加