UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19385

OPB/PLB DDR - EDK DDR コントローラのタイミングを決定する方法について

説明

キーワード : DDR, OPB, PLB, timing, trace, DCM, phase, shift, controller, SDRAM, board, タイミング, 位相, シフト, コントローラ, ボード

重要度 : 標準

概要 :
EDK DDR コントローラを使用したデザインでボード レベルのタイミング解析を実行する方法を教えてください。

ソリューション

タイミング解析例として次の PDF ファイルを参照してください。
http://www.xilinx.com/txpatches/pub/applications/misc/ar19385.pdf
AR# 19385
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加