UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19402

6.2i UniSim - UniSim コンポーネントにユニット遅延が含まれない理由について

説明

キーワード : simulation, 100 ps, change, 6.1i, シミュレーション, 変更

重要度 : 標準

概要 :
UniSim ライブラリで 100ps のユニット遅延が使用されないのはなぜですか

ソリューション

100ps の固有の遅延が含まれるのは、ビヘイビア モデルの正しい表現とは言えません。真のビヘイビア モデルでは、入力から出力への遅延が含まれるべきではないためです。 この変更には、次の利点があります。
- 出力へ到達する際の 100ps 遅延がないために、シミュレーション時間が短縮されます。
- 固有の遅延が原因で発生していたレース コンディションが修正されました。
- 信号がコンポーネントの入力で変更すると、出力でその変更が反映されるため、デバッグが簡単になりました。余分な 100ps を考慮する必要はありません。

メモ : これらの変更は、非同期エレメントにのみ加えられています。 同期エレメントの場合、ISE 6.2i 以降のバージョンのライブラリに 100ps の clock-to-out があります。
AR# 19402
日付 11/18/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加