UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19421

6.2 EDK - FIT タイマで割り込み出力が生成されない

説明

キーワード : XPS

重要度 : 標準

概要 :
FIT_timer コアは、一定の時間間隔でストローブ信号を生成するペリフェラルで、どのバスにも接続されていません。 このコアでは、 SRL16 を効率よく使用してカウンタをインプリメントしようとしますが、C_NO_CLOCKS の値によっては SRL16 を使用してタイマをインプリメントできない場合があります。 この場合、標準のビット カウンタがインプリメントされます。 SRL16 を使用するためには、C_NO_CLOCKS の値が 2 ~ 16 の間の値に因数分解される必要があります。

カウンタがインプリメントされると、Fit_timer ペリフェラルで割り込みストローブが生成されません。

ソリューション

この問題は、最新版の 6.3 EDK サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm
この修正は、6.3 EDK サービス パック 1 以降に含まれます。
AR# 19421
日付 04/10/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加