UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19458

6.2.02i ECS - 回路図で ROM に接続すると SCH2VHDL で GND コンポーネントが不正にインスタンシエートされる

説明

キーワード : 6.2, VHF, VHDL, code, conversion, コード. 変換

重要度 : 標準

説明 :
GND シンボルを ROM シンボルのポート ADDR[0:0] に接続すると、回路図-VHDL コンバータ (SCH2VHDL) で不正な VHDL が生成されます。

中間 VHF ファイルで生成されるコード例は次のとおりです。
----------------------------------------------------------------------------------------------------------------------------------
XLXI_33 : rom_ver
port map (ADDR(0)=>XLXN_26(0), CLK=>CLK30_INT, DOUT(15 downto 0)=>XLXN_25(15 downto 0));

XLXI_34 : GND
port map ((5611530 downto 1242820)=>XLXN_26(0));
----------------------------------------------------------------------------------------------------------------------------------

ソリューション

VHF ファイルを次のように変更して修正します。
----------------------------------------------------------------------------------------------------------------------------------
XLXI_33 : rom_ver
port map (ADDR(0)=>XLXN_26(0), CLK=>CLK30_INT, DOUT(15 downto 0)=>XLXN_25(15 downto 0));

XLXI_34 : GND
port map (G =>XLXN_26(0));

----------------------------------------------------------------------------------------------------------------------------------

これで、合成は適正に実行されます。

VHF ファイルに正しい GND コンポーネント宣言が含まれていることに注目してください。

-----------------------------------------------------
component GND
port ( G : out std_logic);
end component;
----------------------------------------------------
AR# 19458
日付 01/08/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加