UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19461

ModelSim Xilinx Edition (MXE) - 「# ** Error: <filename>.vhd : Subprogram "to_stdlogicvector" is ambiguous」 というエラー メッセージが表示される

説明

キーワード : resolving, function, call, stdlogicvector(), 関数, ファンクション

ModelSim でファイルをコンパイルしようとすると、次のエラー メッセージが表示されます。

''# ** Error: <filename>.vhd(138): Subprogram ''to_stdlogicvector'' is ambiguous.
# ** Error: <filename>.vhd(138): Type error resolving function call: to_stdlogicvector.
# ** Error: <filename>.vhd(197): Subprogram "to_stdlogicvector" is ambiguous.
# ** Error: <filename>.vhd(197): Type error resolving function call: to_stdlogicvector.
# ** Error: <filename>.vhd(218): VHDL Compiler exiting''

これらのエラー メッセージはどういう意味ですか。また、問題回避の方法を教えてください。

ソリューション

VHDL 93 は、VHDL 87 の拡張および改正版です。 これにより、to_stdlogicvector( ) 機能が新しくなりました。 この機能は各標準で定義されているため、ModelSim パーサーではどちらのバージョンが使用されているのか区別できません。 この問題を回避するには、-87 オプションを使用してバージョンを明確に示します。 ModelSim では、次の手順に従ってこのオプション使用します。

‐ [Compile] メニューから [Compile Options] を選択します。 [use 1993 Language syntax] をオフにします。
- または、次のコマンド ラインでこのオプションを使用することもできます。

vcom -87 -explicit -f ping.files
AR# 19461
日付 10/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加