UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19476

6.2i Timing Analyzer/スピード ファイル/TRACE - フィードバック パスで Duty Cycle Distortion マクロを使用すると Tdcmino が正しく算出されない

説明

キーワード : DDR, trce, trace, DCD, timing, Tdcmino, duty cycle distortion, macro, タイミング, デューティ サイクル, マクロ

重要度 : 標準

概要 :
デザインに Duty Cycle Distortion マクロを追加すると、タイミング レポートの Tdcmino の値が 0 になっていしまいます。 このマクロは、DDR I/O アプリケーションを高速度で実行する場合に使用されます。 このマクロを使用すると、DCM から BUFG および BUFG から FEEDBACK 入力への通常のパスが LUT と汎用配線に置き換えられます。 Tdcmino の値は正しく算出されますか。

ソリューション

この問題は、最新版の 6.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
AR# 19476
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加