UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19496

6.3i IP アップデート 2 CORE Generator - 新機能と既知の問題 : IP-DSP

説明

キーワード : CORE Generator, IP, Update 2, アップデート

このアンサーでは、6.3i IP アップデート 2 の新機能と既知の問題を記載しています。

メモ : IP アップデート 2 (IP2_G) は、ISE 6.3i ソフトウェアの CD に含まれています。これらのコアにアクセスするには、ISE 6.3i をインストールしておく必要があります。IP アップデートは、個別にインストールする必要はありません。

ソリューション

1

6.3i IP アップデート 2 の新機能

Convolutional Encoder v4.0
- Virtex-4 のサポートが追加されました。

CORDIC v3.0
- Virtex-4 のサポートが追加されました。
- 量子化エラーに関するマニュアルがアップデートされました。

Distributed Arithmetic FIR Filter (DA FIR) v9.0
- Virtex-4 のサポートが追加されました。

Direct Digital Synthesizer (DDS) v5.0
- Virtex-4 のサポートが追加されました。

Fast Fourier Transform (xFFT) v3.0
- Virtex-4 のサポートが追加されました。
- パイプライン処理されたストリーミング I/O アーキテクチャで使用するメモリが少なくなりました。
- ポイント サイズが 8K から 64K に拡大されました。

Interleaver/De-Interleaver v4.0
- Virtex-4 のサポートが追加されました。

Multiplier Generator v7.0
- Virtex-4 のサポートが追加されました (XtremeDSP Slice を含む)。

Multiply Accumulate FIR Filter (MACC FIR Filter) v5.0
- Virtex-4 のサポートが追加されました。
- ダイナミックに選択可能な係数セット : 最大 256 の異なる係数セット (メモリに保存済み) をダイナミックに選択できます。
- 最大チャネル数が 32 から 256 に増えました。

Pipelined Divider v3.0
- Virtex-4 のサポートが追加されました。
- クロック イネーブル (CE)、非同期クリア (ACLR)、同期クリア (SCLR) の各入力を追加 (System Generator のサポートも必要)。
- データ準備完了 (RFD) 出力が追加されました。
- V2.0 と比較してレイテンシが削減されました。
- V2.0 と比較してリソース使用率が低減されました。

Reed Solomon Decoder (RS Decoder) v5.0
- Virtex-4 のサポートが追加されました。

Reed Solomon Encoder (RS Encoder) v5.0
- Virtex-4 のサポートが追加されました。
- チェック シンボルの変数のサポートが追加されました。
- チェック シンボル ジェネレータ用のインプリメンテーション アーキテクチャのサポートが追加されました。

Sine-Cosine Look-Up Table v5.0
- Virtex-4 のサポートが追加されました。

Viterbi Decoder (Viterbi) v4.0
- Virtex-4 のサポートが追加されました。
- 同期化機能が追加されました。

2

6.3i IP アップデート 2 の既知の問題

LogiCORE CIC v3.0
- CIC v3.0 フィルタで、データ入力の完全にダイナミックなビット範囲を使用する入力に対してオーバーフローが発生します。
(Xilinx Answer 12480) を参照してください。

LogiCORE Complex Multiplier v1.0
- データシートの記述が修正されました。
(Xilinx Answer 19525) を参照してください。

LogiCORE DA FIR Filter
- - VCS を使用すると、ビヘイビア シミュレーションとタイミング シミュレーションが一致しません。
(Xilinx Answer 19517) を参照してください。
- DA-FIR を使用すると、CORE Generator のメモリ使用問題が発生します。
(Xilinx Answer 18663) を参照してください。
- DA FIR フィルタのクロック/パイプライン レイテンシの算出方法について。
(Xilinx Answer 4610) を参照してください。

>LogiCORE DA FIR Filter (その他のコアも同様)
- VHDL SimPrim X_SRLC16E では警告メッセージが表示されるだけなのに、Verilog SimPrim X_SRLC16E ではエラーが発生します。
(Xilinx Answer 19518) を参照してください。

LogiCORE DA FIR Filter、MAC FIR
- ザイリンクス DA FIR および MAC FIR フィルタの浮動小数点係数から固定小数点係数への変換方法について
(Xilinx Answer 5366) を参照してください。

LogiCORE DDC v1.0, MAC FIR v5.0 DA FIR v9.0
- COE ファイルに無効なパラメータを入力すると、エラー メッセージに異なる基底形式で値が表示されます。
(Xilinx Answer 14202) を参照してください。

- LogiCORE DDC v1.0
- Spartan-3 および Virtex-II Pro デバイスで DDC コアをインプリメントできます。
(Xilinx Answer 18937) を参照してください。

- LogiCORE 32-pt Configurable FFT v3.0
- 出力データが間違った bin にあります。
(Xilinx Answer 18901) を参照してください。

LogiCORE 1024-pt FFTv1.0
- FFT/IFFT のデータシートにあるブロック RAM のコンフィギュレーションがハードウェアのコンフィギュレーションと一致しません。
(Xilinx Answer 15311) を参照してください。

LogiCORE 16-pt FFT v2.0
- 16 ポイントの Virtex FFT でのスライス使用率が 64 ポイントの FFT のものより大きくなります。
(Xilinx Answer 8765) を参照してください。

LogiCORE 256-pt FFT v2.0
- Virtex-II デバイスで FFT を使用すると、PAR で警告およびエラー メッセージが表示されます。
(Xilinx Answer 13173) を参照してください。

LogiCORE 32-pt FFT v1.0
- FFT コアの Verilog モデルがありません。
(Xilinx Answer 11155) を参照してください。

LogiCORE 64-pt FFT v2.0
- 64 ポイント FFT v2.0 で RESULT 信号が正しくリセットされません。
(Xilinx Answer 15383) を参照してください。

LogiCORE FFT
- 固定ネットリスト FFT (64、256、1024) コアをシミュレーションすると、警告メッセージが多数表示されます。
(Xilinx Answer 14861) を参照してください。

LogiCORE FFT
- RAM X への書き込み中に、固定ネットリスト FFT (64、256、1024) コアに接続する出力について (TMS コンフィギュレーション)。
(Xilinx Answer 9288) を参照してください。

xFFT v3.0
- 基数 2 または基数 4 のバースト モード出力の順番について。
(Xilinx Answer 18825) を参照してください。

LogiCORE MAC FIR v5.0
- 1 つのプロジェクトで異なる COE ファイルを使用する場合の複数の MAC FIR のサポートについては、
(Xilinx Answer 16433) を参照してください。
- バックアノテートされた Verilog シミュレーションで、メモリの競合エラーが発生します。
(Xilinx Answer 16106) を参照してください。
- 出力レジスタで、複数の MAC 構造に対して余分なリソースが必要になります。
(Xilinx Answer 20010) を参照してください。

LogiCORE Multiplier Generator
- Multiplier Generator モデルを Synopsys VCS でコンパイルできません。
(Xilinx Answer 19520) を参照してください。

LogiCORE Reed Solomon v5.0
- GUI に表示されているイネーブル ピンを使用できません。
(Xilinx Answer 19526) を参照してください。
AR# 19496
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加