UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 195

FPGA コンフィギュレーション (4000E/XL/XLA) - クリア/初期化中に駆動されるピン (マスタ パラレル)

説明

General Description:

XC4000E/XL/XLA ファミリのコンフィギュレーションで、電源投入、クリア、および初期化段階でアクティブに駆動されるコンフィギュレーション ピンはどれですか。

ソリューション

FPGA デバイスをマスタ パラレル モードでコンフィギュレーションする場合、電源投入後、INIT が High になり、モード ピンがサンプリングされるまでアドレス ラインはトライステートのままになります。これは、コンフィギュレーション プロセスのクリアおよび初期化段階の後に発生します。

すべてのコンフィギュレーション モード特定のピン (CCLK、RDY/BUSY など) は、クリアおよび初期化段階ではトライステート状態になりますが、HDC、LDC、Done、Init、および Dout ピンは、チップがしきい値電圧に達すると駆動し始めます。

AR# 195
作成日 08/21/2007
最終更新日 05/08/2014
ステータス アーカイブ
タイプ 一般