We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19525

LogiCORE Complex Multiplier v1.0 - Complex Multiplier のデータシートの修正はどこから入手できるか


キーワード : COREGen, complex, multiplier, 1.0, data sheet, datasheet, 複雑, 乗算器, データシート

重要度 : 標準

概要 :
Complex Multiplier のデータシートの修正はどこから入手できますか。


3 ページ目 表 1 : SCLR が入力ピンとしてリストされていますが、 コアが生成されるときに、GUI では RST と表示されます。

4 ページ目 データ幅についての記述。 ビット幅は 8 ~ A_WIDTH + B_WIDTH +1 の範囲となっていますが、
GUI では、最小ビット幅は 4 です。表 3 でも 8 ~ A_WIDTH + B_WIDTH +1 の範囲となっています。

8 ページ目 : デザインのパイプライン処理についての記述。 「pipelining greatly reduces the latency (パイプライン処理によりレイテンシが大幅に低減)」とありますが、

データシートの 9 ページ目には、コア リソース使用率に関する記述があります。 「For an accurate measure of the usage of primitive, slice, and CLBs for a particular instance, check the Display Core Viewer after Generation checkbox. (特定インスタンスのプリミティブ、スライス、および CLB の使用率を正確に測定するには、[Display Core Viewer after Generation] をオンにする)」とあります。
GUI の使用率は、使用されている LUT サイト 0、使用レジスタ 0 となっています。

10 ページ目の例をとってみましょう。
表 7 では、 「32x16、Product=32、IN=1、OUT=1、Optimize for Speed」となっています。 スライス数は 102 でなければなりません。
GUI では Approximate Slices=1 と表示され、コア ビューアでは使用されている LUT サイト 0、使用レジスタ 0 と表示されています。
AR# 19525
日付 03/02/2008
ステータス アーカイブ
種類 一般