UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19532

ModelSim (MXE, SE, PE) - 条件付きジェネレート インスタンスで Verilog モジュールをシミュレーションすると ModelSim が停止する

説明

キーワード : MXE, if, VSIM, hang, 停止

重要度 : 標準

概要 :
UUT が、条件付き分岐ごとに 1 つのモジュールを使用した条件付きジェネレート インスタンスを持っていると、最初の ModelSim ウィンドウは表示されますが、ツールが停止してしまいます。 各条件付きジェネレート インスタンスのモジュールは、ModelSim で問題なくシミュレーションできます。 この問題は、複数のインスタンスが生成されて、名前が付けられた条件付きブロック内に入れられると発生します。

ソリューション

MTI 5.7/5.8c ツールには、コードにメモリ リークがあり、これが停止の原因となっています。 メモリ リークが発生するのは、名前付きブロックが原因です。

この問題を回避するには、問題のモジュール内でジェネレート ブロックを記述し直して下さい。

例 :
generate
if(x == 2)
Module1 #(.a(a), .b(b)) c (.d(d),.i(i),.o(o));
else if(x == 3)
Module2 #(.a(a), .b(b)) c (.d(d),.i(i),.o(o));
else
Module3 #(.a(a), .b(b)) c (.d(d),.i(i),.o(o));
endgenerate

または、条件付きジェネレート インスタンスを使用しないようモジュールを変更してからシミュレーションすると、問題は発生しません。

この問題は、ModelSim 5.8d で修正される予定です。
AR# 19532
日付 10/17/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加