UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19542

7.1i Timing Analyzer Virtex-4 - IDELAY を通過するパスが解析されない

説明

キーワード : 6.1i

重要度 : 標準

概要 :
タイミング レポートに、IDELAY または ILOGIC コンポーネントを通過するパスが記載されていません。

ソリューション

この問題は、次のリリースで修正される予定です。
AR# 19542
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加