UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19550

6.2i SP3 SimPrim - VHDL RAM ブロックのメモリ競合に関するエラー メッセージが完結していない

説明

キーワード : RAMB16, missing, information, error, message, 足りない, 情報, エラー, メッセージ

重要度 : 標準

概要 :
シミュレーションで VHDL モデルを実行した場合、メモリ競合を示すエラー メッセージが完結していない場合があります。

完結したエラー メッセージを以下に示します。

"ASSERT/ERROR (time 2150 NS) from procedure :<instance_name> (architecture simprim.X_RAMB16:X_RAMB16_V)
Memory Collision Error on RAMB16_S36_S36: at simulation time 2150 NS.

A read was performed on address 0000 (hex) of port B while a write was requested to the same address on Port A The write will be successful however the read value is unknown until the next CLKB cycle."

表示される欠落したメッセージを以下に示します。

"ASSERT/ERROR (time 2150 NS) from procedure :<instance_name>(architecture simprim.X_RAMB16:X_RAMB16_V)
Memory Collision Error on RAMB16_S36_S36: at simulation time 2150 NS.
A read was performed on address 0000 (hex)"

このように、最後の部分が欠落しています。

ソリューション

このモデルのメッセージを表示するセクションに問題がありました。ISE 6.3i ソフトウェアで修正される予定です。
AR# 19550
日付 11/18/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加