UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19555

12.1 リリース ノート - タイミング - DCM で生成された外部クロックの位相シフト情報は Timing Analyzer で提供されるか

説明

外部フィードバックおよび固定位相シフト (Clk0 が OBUF のみを駆動) を持つ DCM を含むデザインで、この位相シフトがインプリメントされていることを示す情報を Timing Analyzer のタイミング レポートで検索することができません。デザイン要件がインプリメントされていることを確認するにはどうすればよいでしょうか。

ソリューション

DCM によりクロックに適用されている位相シフトは、タイミング レポートではそのクロックに関連した PERIOD 制約に表示されます。DCM で生成されるクロックはチップ外に送信され内部同期エレメントには接続されないため、タイミング レポートでは PERIOD 制約が報告されません。このため、出力クロックの位相シフトに関する情報が表示されません。

デザインの位相シフト要件が正しく適用されインプリメントされていることを確認するには、FPGA Editor で配置配線済みのデザインを開きます。適用可能な DCM を選択し [INFO] をクリックします。FPGA Editor のコンソールに DCM のコンフィギュレーション設定が表示され、ここで DCM で実際にインプリメントされている位相シフトを確認することができます。

この DCM が内部エレメントを駆動しなかった場合は、FEEDBACK 制約を使用してフィードバック信号の外部ボード遅延のタイミング解析をすることを推奨します。

AR# 19555
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加