UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19567

Spartan-3、DCM - DCM のサイクル間出力ジッタについて

説明

キーワード : timing, タイミング

Spartan-3 FPGA データシートの「DC and Switching Characteristics」 (DC およびスィッチング特性) に、サイクル間出力ジッタについての記述がありません。 以前の Spartan-II/-IIE データシートには、DLL のサイクル間出力ジッタが記述されていました。

DCM のサイクル間出力ジッタはいくらですか。

ソリューション

サイクル間ジッタの一部は、DCM_TAP パラメータによるものです。 DCM_TAP パラメータについては、、次の Web サイトにあるSpartan-3 FPGA データシートの「DC and Switching Characteristics」 (DC およびスィッチング特性) に記述されています。
http://www.xilinx.com/support/documentation/data_sheets/ds099.pdf

ただしサイクル間ジッタには、入力ジッタ、内部 DCM 遅延、配線などの要因も影響します。

タイミングを考慮する場合は、周期ジッタを使用してください。詳細は、(Xilinx Answer 13645) を参照してください。

サイクル間ジッタの説明は、(Xilinx Answer 12010) を参照してください。

AR# 19567
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加