UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19570

7.1i XST - MAPで「ERROR:LIT - ADDRA/B[14] should not tied to GND for Virtex-4 block RAMS in non-cascading mode」というエラー メッセージが表示される

説明

キーワード : cascade, VCC, カスケード

ブロック RAM のプリミティブを Virtex-4 デバイスにインスタンシエートする場合、アドレスの上位ビットが接続されず、XST で未使用ビットがグランドに接続され、MAP で次のようなエラー メッセージが表示されます。

"ERROR:LIT - Pin ADDRA14 of a RAMB16 block should be left dangling or tied to VCC
in non-cascading mode. Instance RAMB16_INST (of type RAMB16) either is not
using CASCADEINA/CASCADEOUTA pins or has the property RAM_EXTENSION_A set to
NONE."

ソリューション

この問題を回避するには、Verilog または VHDL で未接続のビットを 1 に接続します。 未接続ビットは、インスタンシエーション中に接続するか、ロジック 1 に接続される信号に接続します。

この問題は、ISE 8.1i で修正される予定です。
AR# 19570
日付 01/07/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加