UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19627

Spartan-3/-3E/-3A - IOB に差動終端 (DT) があるか

説明

キーワード : LVDS_25_DT, LDT_25_DT

Spartan-3/-3E/-3A では、IOB に差動終端 (DT) がありますか。

ソリューション

* Spartan-3には、IOB に差動終端 (DT) がありません。

* Spartan-3E には、IOB に DT があり、LVDS、 BLVDS、小型の LVDS レシーバなどと共に 2.5V バンクで使用できます。 ただし、Spartan-3E の専用入力ピンには使用できません。

Spartan-3E の DT に関する情報は、データシート「Spartan-3E Functional Description」 を参照してください。
http://www.xilinx.co.jp/bvdocs/userguides/ug331.pdf

* Spartan-3A には、2.5V と 3.3V バンクの両方で使用できる IOB に差動終端があります。 ただし、 Spartan-3A の専用入力ピンには使用できません。

異なる Vcco レベルでの差動終端抵抗 (Rdt) の正確な値の詳細は、『Spartan-3A FPGA ファミリ データ シート』 を参照してください。
http://www.xilinx.co.jp/bvdocs/publications/ds529.pdf


差動 I/O 信号のペアに対して差動信号をイネーブルにするには、DIFF_TERM 属性を TRUE に設定する必要があります。

DIFF_TERM 属性は、UCF ファイルで次のように設定します。

INST <I/O_BUFFER_INSTANTIATION_NAME> DIFF_TERM = <TRUE/FALSE>;

差動終端の使用法の詳細は、『Spartan-3 ジェネレーション FPGA ユーザー ガイド』 を参照してください。
http://www.xilinx.co.jp/bvdocs/userguides/ug331.pdf


AR# 19627
日付 12/18/2006
ステータス アクティブ
種類 一般
このページをブックマークに追加