UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19664

6.2 EDK SP2 - EDK_BSB - Insight V2P7-FF672 でクロック ピンに間違った LOC 制約が付く

説明

キーワード : UCF, sys_clk

重要度 : 標準

概要 :
EDK 6.2 SP2 の Base System Builder を使用して Insight V2P7-FF672 ボードで MicroBlaze システムを作成する場合、システム クロックは D13 ではなく E13 に LOC されます。 ソケットにオシレータがないと、システムにはクロックが含まれません。 この問題は、Base System Builder のリストから特定の IP を選択した場合に発生します。

問題は次のような手順に従うと発生します。
1. Base System Builder を起動します。
2. Memec デザインを選択します。
3. Virtex-II Pro P7-ff672 と P160 Comm モジュールを選択します。
4. リビジョンは 2 を選択します。
5. プロセッサ クロック周波数には 50MHz を、デバッグ I/F (LMB BRAM=32 KB) にはオンチップ H/W デバッグ モジュールを選択します。
6. RS232、LEDs_4Bit、Push_Buttons_3Bit、 DIP_Switches_8Bit 以外の選択をオフにしてください。
7. Base System Builder を終了します。

このような手順を踏むと、sys_clk が E13 に LOC されてしまいます (デフォルトは D13)。

ソリューション

ピンの割り当てを E13 から D13 に変更すると、この問題は発生しません。
AR# 19664
日付 04/10/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加