We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19702

6.2 EDK、Base System Builder (BSB) - Spartan-3 スタータ キットの信号接続 (CEN) が SRAM では不正になる


キーワード : XPS

重要度 : 標準

概要 :
XPS の Base System Builder を使用して Spartan-3 スタータ キット ボード用にデザインを生成すると、合成中 (ネットリスト生成) に次のようなエラー メッセージが表示されます。

* HDL Compilation *
Compiling vhdl file C:/CASES/S3_STARTER_BUG/hdl/system.vhd in Library work.
ERROR:HDLParsers:1401 - C:/CASES/S3_STARTER_BUG/hdl/system.vhd Line 766. Object SRAM_256Kx32_Mem_CEN of mode OUT can not be read.

Total memory usage is 50224 kilobytes


The signal connection (CEN) is incorrect for the SRAM. The Error in PlatGen occurs when the system is not the top level of the design.

The MHS file declares the 2 output PORTS for the CEN (These two ports are needed for 2 x 16 Bit SRAMs on the board).

PORT SRAM_256Kx32_Mem_CEN = SRAM_256Kx32_Mem_CEN, DIR = output, VEC = [0:0]
PORT SRAM_256Kx32_1_Mem_CEN = SRAM_256Kx32_Mem_CEN, DIR = output, VEC = [0:0]

And at the OPB_EMC controller the CEN signal gets connected with both PORT CEN signals

PORT Mem_CEN = SRAM_256Kx32_Mem_CEN

The problem now is the generated VHDL code (please review the system.vhd for details)."



1. MHS ファイルで、EMC の Mem_CEN を PORT SRAM_256Kx32_Mem_CEN ポートと PORT SRAM_256Kx32_1_Mem_CEN ポートに接続する内部信号を作成します。 MHS ファイルを次のように変更してください。

PORT SRAM_256Kx32_Mem_CEN = i_SRAM_256Kx32_Mem_CEN, DIR = output, VEC = [0:0]
PORT SRAM_256Kx32_1_Mem_CEN = i_SRAM_256Kx32_Mem_CEN, DIR = output, VEC = [0:0]

2. OPB_EMC コントローラで次のように変更します

PORT Mem_CEN = i_SRAM_256Kx32_Mem_CEN
AR# 19702
日付 12/15/2012
ステータス アクティブ
種類 一般