UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19728

6.3i NetGen, タイミング シミュレーション - NetGen でデフォルト値以外を使用すると、ODDR と IDDR の INIT 属性が書き出されない

説明

キーワード : timing, simulation, SimPrim, ERROR, ModelSim, NC-VHDL, NC-Verilog, Virtex-4, VCS, ODDR, IDDR, INIT, attribute, タイミング, シミュレーション, エラー, 属性

重要度 : 標準

概要 :
NetGen でデフォルト値以外を使用すると、ODDR と IDDR の INIT 属性が書き出されません。 したがって、バックアノテートされたモデルをコンパイルできません。

ソリューション

この問題は、最新版の 6.3i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.3i サービス パック 1 以降に含まれます。
AR# 19728
日付 11/10/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加