UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19765

6.2i UniSim シミュレーション - DOB が SSRB のアサート時にリセットされるように ADDRB が有効である必要がある

説明

キーワード : RAMB, valid, SSRB, UniSim, DOB, reset, 有効, リセット

重要度 : 標準

概要 :
RAMB* モデルをシミュレーションする場合、DOB が SSRB のアサート時にリセットされるように ADDRB が有効である必要があります。

ソリューション

モデルで DOB がリセットされる前に ADDRB が有効 (1 または 0) であるかが誤って確認されてしまいます。 この問題は、RAMB モデルの PORTB でのみ発生します。PORTA 側は ADDRA 有効性に依存していません。

この問題は、将来のソフトウェア アップデートで修正される予定です。
AR# 19765
日付 11/18/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加