UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19814

Spartan-3/-3E - ブロック RAM の CLKA と CLKB 間の clock-to-clock セットアップ タイム (Tbccs) について

説明

キーワード : block, RAM, bccs, ブロック

Spartan-II および Spartan-IIE デバイスのデータシートには、Tbccs の値が記載されていますが、 Spartan-3/-3E デバイスの値がわかりません。 Tbccs 値の算出方法を教えてください。

ソリューション

Tbccs パラメータの詳細については、(Xilinx Answer 5894) を参照してください。

Tbccs は、ブロック RAM の最小クロック周期の合計と同じです。
(min pulse high + min pulse low) = (Tbpwh + Tbpwl)
AR# 19814
日付 12/15/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加