UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19851

6.3i NetGen、タイミング シミュレーション - タイミング シミュレーションを実行すると「Input Error : RST on instance <instance_name> must be asserted for 3 CLKIN clock cycles.」というエラー メッセージが表示される

説明

キーワード : NetGen, timing, simulation, ERROR, error, Virtex-4, DCM, RST, 3, clock, タイミング, シミュレーション, リセット, クロック サイクル

重要度 : 標準

概要 :
タイミング シミュレーションを実行すると、リセットが 3 クロック サイクル以上アサートされているのにもかかわらず、次のようなエラー メッセージが表示されます。

「# Input Error : RST on instance <instance_name> must be asserted for 3 CLKIN clock cycles.」

これが原因で、DCM もロックされません。

ソリューション

この問題は、最新版の 6.3i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.3i サービス パック 1 以降に含まれます。
AR# 19851
日付 11/10/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加