UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19859

6.3i UniSim シミュレーション - CLKIN がタイム 0 で 1 の場合、Verilog シミュレーション中に DCM がロックされない (XAPP677)

説明

キーワード : UniSim, simulation, ModelSim, NC-Verilog DCM, lock, VCS, Verilog, シミュレーション, ロック

重要度 : 標準

概要 :
CLKIN がタイム 0 で 1 の場合、Verilog シミュレーション中に DCM がロックされません。 この問題は、アプリケーション ノート (Xilinx XAPP677) :「300-Pin MSA Bit-Error Rate Tester for the ML10G Board and RocketPHY Transceiver」のリファレンス デザインをシミュレーションした場合に発生します。

ソリューション

この問題は、最新版の 6.3i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.3i サービス パック 1 以降に含まれます。
AR# 19859
日付 11/18/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加