UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19861

6.3i UniSim、SimPrim、シミュレーション - Virtex-4 の DCM でロック信号が High になったときに CLKFX のエッジが正しく揃っていない

説明

キーワード : UniSim, simulation, ModelSim, NC-VHDL, DCM, Virtex-4, VCS, CLKFX, align, locked, シミュレーション, 位相, エッジ, ロック信号

重要度 : 標準

概要 :
Virtex-4 の DCM と出力クロック (CLK0、CLk2x、CLKDV、および CLKFX) の位相が正しく揃いません。 これらの出力の立ち上がりエッジは揃うはずですが、CLKFX が入力クロックの 1 サイクル分早く開始してしまい、ロック信号が High になったときに CLKFX のエッジが正しく揃っていません。

ソリューション

この問題は、最新版の 6.3i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.3i サービス パック 1 以降に含まれます。
AR# 19861
日付 11/18/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加