UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 1987

8.1i CPLD - 特定ピンが使用されないように設定する方法

説明

キーワード : 7.1i, 6.3i, 6.2i, 6.1i, 5.2i, 5.1i, 4.2i, 4.1i, 3.1i, reserve, XC9500, XC9500XL, XC9500XV, CoolRunner XPLA3, CoolRunner-II, 保持

デバイス上の特定の I/O ピンを今後使用するために保持しておく必要があります。 これらのピンには今のところロジックは接続されていませんが、これらのピンがほかの信号で使用されないように指定する方法を教えてください。

ソリューション

1

これには、PROHIBIT 制約を使用します。 この制約は、すべてのファミリで使用できます。
この制約をピンに設定すると、ツールによりこのピンに I/O ピンがマップされることはありません。

6.1i から、[Assign Package Pins] プロセスを使用して、PROHIBIT 制約をグラフィック表示で設定できるようになりました。 ピンの使用を禁止にするには、[Tools] -> [Prohibit Mode] をクリックし、ピンをクリックします。 いったん使用禁止にしたピンを元に戻すには、[Allow Mode] をクリックします。

以前のバージョンの ISE をご使用の場合、この制約を UCF (ユーザー制約ファイル) に追加します。 使用を禁止する各ピンに対し、UCF で次の行を追加します。

例 :

CONFIG PROHIBIT = P26;
CONFIG PROHIBIT = P17;

2

UCF を使用しない場合は、次の方法を使用してください。

特定の I/O ピンが使用されないようにするには、次の回路を使用します。

Schematic
Schematic


ピンに関連付けられたロジックはソースなしまたはロードなしとは判断されないので、このロジックは削除されません。 また、このピンは「使用されている」ため、信号は接続されません。 このため、ピンは永久的にトライステート状態になります。 適切な LOC 制約を設定し、ピンを保持してください。

CPLD に関してよく寄せられるその他の質問は、次のサイトを参照してください。
http://www.xilinx.co.jp/xlnx/xil_tt_faq.jsp?iLanguageID=2&sProduct=Xilinx+CPLDs
AR# 1987
作成日 03/05/1997
最終更新日 04/26/2006
ステータス アクティブ
タイプ 一般