UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19890

6.3i XST - XST で特定の VHDL デコーダが不正に合成される

説明

キーワード : XST, decoder, VHDL, case, with, select, if, elsif, FPGA, デコーダ

XST で次の VHDL デコーダが不正に合成されます。

with div select
an <= "1110" when "00",
"1101" when "01",
"1111" when "10",
"1111" when others;

with div select
an <= "1110" when "00",
"1101" when "01",
"1011" when "10",
"1111" when others;


XST で次の結果となります。

an="1011" when div="10"
an="0111" when div="11"

case 文または if ... elsif 文でも同様の問題が発生します。

ソリューション

この問題は、ISE 7.1i で修正されています。

ISE 6.3 でのこの問題を回避するには、次を行ってください。

1. "1111" when "10" の行をコメントにしてください。
2. case 文を使用してください。
3. XST の [decoder extraction] オプションをオフにしてください。
AR# 19890
日付 01/07/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加