UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19968

6.3 BitGen - 「ERROR:DesignRules:326 - Blockcheck: Dangling PPC405_ADV input」というエラー メッセージが表示される

説明

キーワード : EDK, BitGen, Error, Virtex4, Virtex-4, Virtex 4, PPC, PowerPC, エラー

重要度 : 標準

概要 :
Virtex-4 デザインで BitGen を実行すると、次のようなエラー メッセージが表示されます。

DRC からも次のようなエラー メッセージが表示されます。

"ERROR:DesignRules:326 - Blockcheck: Dangling PPC405_ADV input.
PPC405_ADV of
comp PPC_CORE is configured to use pin TSTSIGASKETI0, but pin
TSTSIGASKETI0
is not connected.
ERROR:DesignRules:326 - Blockcheck: Dangling PPC405_ADV input.
PPC405_ADV of
comp PPC_CORE is configured to use pin but pin
TSTC405ISOCMXLTVALIDI is not connected."

ソリューション

この問題を回避するには、etc ディレクトリの bitgen.ut ファイルを修正します。

bitgen.ut ファイルを開いて、-d オプションを追加してください。 これで、DRC がディスエーブルされ、すべてのビット ファイルが作成されます。
AR# 19968
日付 04/30/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加