UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 19972

Spartan-IIE/-3 - LVDS および LVPECL の同時スイッチ出力 (SSO) ガイドライン

説明

キーワード : differential, signal, SSN, switch, noise, max, recommendation, ground, power, bounce, SSO, 差動, 信号, スイッチ, ノイズ, 最大, グランド, 電源, バウンス, 同時スイッチ出力

アプリケーション ノート (Xilinx XAPP179) 『Using SelectIO Interfaces in Spartan-II and Spartan-IIE FPGASs』に、LVDS と LVPECL に対する値が示されていません。 これらの信号に推奨される SSO の最大値はいくつですか。

Spartan-3 の SSO ガイドラインはありますか。

ソリューション

SSO の処理方法については、アプリケーション ノート (Xilinx XAPP689) 『大規模 FPGA のグランド バウンスの管理』を参照してください。

SSO ガイドラインについては、次の代替方法を使用してください。
Spartan-IIE、LVDS : 出力ペア 1 つ = 高速スルー レートの LVTTL 2mA ドライバ 1 つ
Spartan-IIE、LVPECL : 出力ペア 1 つ = 高速スルー レートの LVTTL 24mA ドライバ

Spartan-IIE の SSO ガイドラインについては、(Xilinx XAPP179) を参照してください。 「Design Considerations」 -> 「Simultaneous Switching Guidelines」にガイドラインが記載されています。

Spartan LVDS ドライバは非常にバランスがとれており、そのスイッチ切り替えによって生じる過渡電流は微々たるものなので、 通常 SSO は、小さなデバイスとパッケージの組み合わせではあまり問題になりません。 ただし、大きなデバイス/パッケージの組み合わせでは、SSO が重要になるため、Spartan-3 の SSO ガイドラインには注意してください。

Spartan-3 の SSO ガイドラインについては、データシート『Spartan-3 FPGA ファミリ データシート』を参照してください。
http://japan.xilinx.com/xlnx/xweb/xil_publications_display.jsp?sGlobalNavPick=&sSecondaryNavPick=&category=-1209725&iLanguageID=2

「DC 特性およびスイッチ特性」 -> 「Switching Characteristics」 -> 「同時スイッチ出力のガイドライン」に記載されています。

AR# 19972
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加