UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20010

LogiCORE MAC FIR v5.0 - MAC FIR に出力レジスタ オプションを使用する必要があるか

説明

キーワード : COREGen, CORE Generator, RDY, behavioral, 出力, レジスタ, バックアノテート, シミュレーション, メモリ, 競合, ビヘイビア

MAC FIR の Verilog バックアノテート シミュレーションを実行すると、なぜメモリ競合エラーが発生するのですか。

ソリューション

複数の MAC をインプリメントする場合、[Registered Output] オプションをオフにしておく必要があります。このオプションがオンになっていると、レジスタが追加されてしまい、目的の機能が実行されません。 このオプションは、通常 RDY パルス間の MAC FIR のデータ出力を維持するために使用されます。 ただし、複数の MAC をインプリメントした場合、すべての MAC からの出力がまとめられた加算器ツリーの出力ではなく、各 MAC の出力でレジスタが追加されます。 つまり、加算器の最終段階の後ではなく、各 MAC の後にレジスタが追加されます。 精度は MAC によって維持されるため、フィルタで多数の MAC が必要な場合、使用するリソースが余分に多くなります。

出力が RDY パルス間で一定に保たれるようにする場合、MAC FIR の出力に手動でレジスタを追加すると、この問題を回避できます。

この問題は、MAC FIR v 5.1 で修正されています。
AR# 20010
日付 04/01/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加