We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20012

LogiCORE SPI-4.2 (POS-PHY L4) v7.0 - Synplify で Verilog ラッパ ファイルを合成しようとすると NGDBuild エラーが発生する


概要 :

CORE Generator の [Project Options] ダイアログ ボックスで [Design Entry] に [Verilog]、[Vendor] に [Synplify] を選択しています。インプリメンテーション スクリプトを実行すると、NGDBuild で次のようなエラー メッセージが表示されます。

"ERROR:NgdBuild:28 - Top-level input design file "<component_name>_top.ngo" cannot be found or created.Please make sure the source file exists and is of a recognized netlist format (e.g., ngo, ngc, edif, edn, or edf)."

Synplicity のログ ファイル <component_name>/implement/verilog/<component_name>_top/*.srr には、Virtex4.v ファイルにエラーがあることが記述されます。

"@E: CS219 :"<proj>/implement/verilog/virtex4.v":1:0:1:7|Expecting one of the keywords module, primitive or macromodule

@E:"<proj>/implement/verilog/virtex4.v":1:54:2:6|Unknown escape character ?

@E:"<proj>/implement/verilog/virtex4.v":3:62:3:63|Expecting radix character (one of b, o, h, or d)

@E:"<proj>/implement/verilog/virtex4.v":6:46:6:47|expecting identifier immediately following ba<proj>/ck-quote (`)

@E:"<proj>/implement/verilog/virtex4.v":6:51:6:52|expecting identifier immediately following back-quote (`)"


この問題は、IP アップデート #4 でリリースされている SPI-4.2 v7.1 で修正されています。

v7.1 コアを使用できない場合にこの問題を回避するには、次の手順に従います。

CORE Generator で生成される Synplify プロジェクト ファイル synplify_ver.prj に次の変更を加えます。


add_file -verilog "virtex4.v"


add_file -verilog "$LIB/xilinx/virtex4.v"

$LIB は Synplify ライブラリ ディレクトリへのパスを示します。

Synplify にザイリンクス特定のコンポーネントをインスタンシエートする方法は、(ザイリンクス アンサー 244) を参照してください。

AR# 20012
日付 12/15/2012
ステータス アクティブ
種類 一般