AR# 20022

LogiCORE SPI-4.2 (POS-PHY L4) - 位相シフト(DCM) 値の最適な IOBDELAY (ISERDES) 値(SPI4-4.2 Lite コアも対象)

説明

Virtex-4 または Virtex-5 デバイスをターゲットにしている場合、スタティックよりもダイナミック位相アライメントを推奨します。このほうがパフォーマンスに利点があるからです。しかし、SPI-4.2 コアをスタティック アライメント モードで使用している場合は、次の 2 通りの方法でスタティック アライメントを実行することができます。

- グローバル クロッキングのスタティック アライメントを選択

- リージョナル クロッキング スタティック アライメントを選択

メモ : ダイナミック位相アライメントは Lite コアでは使用できません。

ソリューション

グローバル クロッキング (DCM)

グローバル クロッキングが選択されている場合、DCM の位相シフト機能は、入力データ (RDat) に関連して RDClk をシフトさせるのに使用します。この場合、DCM の最適な位相シフト値を決めることが重要です。SPI-4.2 DCM の最適な位相シフト値を決定する方法については、(ザイリンクス アンサー 16112) を参照してください。

リージョナル クロッキング (ISERDES)

リージョナル クロッキングが選択されている場合、ISERDES の遅延チェーン機能を使用し、RDClk に関連して入力 (RDat、RCtl) を遅延させます。この場合、ISERDES の最適な遅延 (IOBDELAY) 値を決めることが重要です。

ISERDES の遅延チェーンは、入力 (RDat、RCtl) を少しずつ遅延させし、サンプルされたデータを内部 RDClk に関連してシフトさせるのに使用します。スタティックにアラインされたシステムの場合、UCF の IOBDELAY で設定される遅延チェーンの長さがシステムの重要な部分になります。これは、正確な遅延と LVDS データ バスのすべての差動ペアで一致するインピーダンスで PCB がデザインされていることが必要なためです。

すべてのハードウェア プラットフォームで有効な IOBDELAY 値はザイリンクスでは推奨していません。また、そういった IOBDELAY 値を経験に基づいて決定することも避けてください。Clock-to-data の位相関係だけでなく、パッケージのフライト タイム (パッケージ スキュー) やクロック配線遅延 (デバイス内部) などの要因もサンプリング ポイント (ISERDES 内) でのクロックとデータの関係に影響するため、特性化するのは困難です。

ハードウェアの統合およびデバッグ時に、IOBDELAY の設定を徹底的に調査することをお勧めします。 SPI-4.2 コアで提供されている IOBDELAY 値は制約ファイル (.ucf) ファイルにありますが、これは単なるプレース ホルダーです。

INST "<snk_instance_name>/U0/io0/chan*/U1" IOBDELAY_VALUE = 18 ;

リージョナル クロッキングが使用されている場合、入力データ (RDat および RCtl) をそのクロック (RDClk) にアラインさせるために、この制約が必要です。スタティック アライメントは、IOBDELAY_VALUE 属性を使用して ISEREDES での RDat およびRCtl 入力を遅延させることで達成できます。ISERDES には、固定タップ精度で 64 タップの遅延エレメントがあります (Virtex-4 のデータシートを参照)。IOBDELAY_VALUE 属性は使用するタップ遅延数を指定します。使用可能な値は 0 から 63 までの整数です。IOBDELAY の最適値は使用のハードウェア システムでしっかりと評価テストを行って決定してください。

AR# 20022
日付 12/15/2012
ステータス アクティブ
種類 一般