UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20046

Spartan-3/-3E - BUSY 信号は SelectMAP リードバック中に監視する必要があるか

説明

キーワード: configuration, control, コンフィギュレーション, 制御

Spartan-3/-3E SelectMAP リードバックで、リードバック中のコンフィギュレーション クロック (CCLK) 周波数が 50 MHz 以下の場合でも、BUSY 信号を監視する必要があります。 BUSY 信号の監視を怠ると、データのリードバックが正しくできていない場合があります。

メモ : ザイリンクスのプログラム ソフトウェアは、この信号を監視するように設計されているため、問題ありません。 このソリューションは、SelectMAP コンフィギュレーション ソリューション デザインのカスタマイズに適用できます。

ソリューション

SelectMAP の外部クロック (CCLK) と内部コンフィギュレーション クロック (BUS_CLK) 間には、非同期のハンドシェークがあり、BUSY が Low になる前に CCLK サイクル数を予測することができません。
この問題を解決するには、次のソリューションのうちいずれかを適用してください。
- BUSY ピンのステートを検出するロジックを使用する
- データの読み出しをする前に、少しの時間待機する


SelectMAP ポートがリードバック ヘッダを受信する時間から、リードバック バッファがフルになるまでの時間は、およそ BUS_CLK クロックの 10 サイクル分が必要です。CCLK の次の立ち上がりエッジで BUSY 信号が Low に遷移します。 BUS_CLK は、通常 50 ~ 70MHz で動作します。 リード ヘッダがロードされた後、RDWR_B をリード モードに変更すると、CS_B がディアサートされます。 CS_B が再びアサートされる前に約 1us 間待つと、BUSY は次の CCLK 立ち上がりエッジの後、Low になります。
AR# 20046
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加