UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20057

Spartan-3 コンフィギュレーション - デバイスが同期化されたか (同期ワードが読み込まれたか) を確認する方法

説明

キーワード : sync, configuration, debug, synchronization, LOUT, 同期, コンフィギュレーション, デバッグ, 同期化

Spartan デバイスには、コンフィギュレーション データを識別する前に、32 ビットの同期ワード (0xAA995566) が必要です。 デバイスが同期化されたかどうかを確認する方法を教えてください。

ソリューション

デバイスが同期化されているかどうかは直接確認できませんが、間接的に確認する方法はあります。 コンフィギュレーション モードによってその方法は異なります。

シリアル コンフィギュレーション モードの場合

デバイスが正常に同期化されていないと思われる場合は、LOUT レジスタの使い方を工夫すると、正しく同期化されているかを確認できます。
メモ : LOUT レジスタへの書き込みは、シリアル モードでのみ有効です。

LOUT レジスタは、データを DOUT ピンに転送するパイプライン レジスタです。 同期化ワードが読み込まれた直後に、小さい LOUT 書き込みを挿入すると、同期化ワードが正しく読み込まれたかどうかを確認できます。 正しく読み込まれた場合は、デバイスで LOUT 書き込みパケットが認識され、LOUT ピンにデータが示されます。

データが LOUT に書き込まれてから DOUT に出力されるまでには、40 クロック サイクルのレイテンシがあります。 同期化ワードが正しく読み込まれていない場合は、パケットが認識されず、DOUT ピンが High のままになります。

デバッグに LOUT レジスタを使用するには、BitGen で -g DebugBitstream:Yes オプションを指定すると簡単です (Xilinx Answer 4219)。 このように指定すると、同期化ワード後および各フレーム後に LOUT 書き込みのある BIT ファイルが生成されます。 ただし、デバッグ ビットストリームは標準ビットストリームよりも約 20% 大きくなります。 デバッグ ビットストリームが大きくなりすぎる場合は、.RBT ファイルに次のように LOUT 書き込みを手動で挿入できます。

BitGen で生成されるビットストリーム (DWORDS で区別) を次に示します。

FFFFFFFF
AA995566
30008001 (CMD 書き込み)
...
...

次のように、LOUT 書き込みのパケットを、RBT ファイルの最初の CMD 書き込みの前に挿入します。

FFFFFFFF
AA995566
30010001 (ワード カウント = 1 の LOUT 書き込みのパケット ヘッダ)
00000000 (32 ビット データ) - このデータは、Dout ピンに読み出されます。
30008001 (最初の CMD 書き込み)
...
...

メモ : RBT ファイルのビット フィールドは、このサイズの増加に合わせて変更する必要があります。 BIT ファイルを手動で編集しないでください。PromGen やダウンロード ツールで問題が発生する可能性があります。

この例は、DOUT に 32 ビットの 0 を生成します。 この例では同期ワードが読み込まれたかを確認するのに LOUT の書き込みを使用していますが、LOUT の書き込みは、コンフィギュレーション中どの段階でもビットストリームに挿入できます。

Spartan-3 のコンフィギュレーション フォーマットおよび コンフィギュレーション レジスタとパケットに関する詳細な情報については、アプリケーション ノート (Xilinx XAPP452) 『Spartan-3 Advanced Configuration Architecture』 を参照してください。


マスタ シリアル モードの場合

マスタ シリアル モードでは、デバイスが同期化されたことを間接的に確認できます。

ビットストリームの始めの方で、CCLK の周波数を変更するコマンドが読み込まれます。 デフォルトのスピードは約 2MHz ですが、変更されると約 4MHz になります。 コンフィギュレーションの初期段階で CCLK 周波数が変化した場合、デバイスは同期化されていると見なされます。 これは、コマンドを認識し、処理するため、同期化ワードがデバイスに読み込まれる必要があるからです。


SelectMAP モードの場合

MODE ピンが SelectMAP に設定されると、DOUT ピン (LOUT データが書き込まれるピン) が BUSY となり、LOUT 書き込みを使用できません。 ただし、SelectMap インターフェイスを介して FPGA ステータス レジスタを使用できるので、これを使用して同じ情報を取得できます。

ABORT が発行されると、FPGA でステータス ワードがデータ ラインに出力されます。 このステータス ワードには同期化の情報が含まれます。 ABORT プロセスの詳細については、 (Xilinx Answer 20058) を参照してください。
AR# 20057
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加