UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20125

Virtex-4 エラッタ、LX25ES - IDELAY エレメントのクロック (C) 入力が反転される

説明

キーワード : component, ISERDES, コンポーネント

メモ : この問題は、LX25 ES にのみ影響します。 製品デバイスでは、『Virtex-4 ユーザー ガイド』に示すように、通常どおり機能します。
http://www.xilinx.co.jp/xlnx/xweb/xil_publications_index.jsp?category=User+Guides

IDELAY エレメントのクロック C 入力が反転されるため、 IDELAY コンポーネントの制御信号が C 入力に接続されているクロックの立ち下がりエッジと同期します。 このため、デザインに IDELAY エレメントが含まれ、IOBDELAY_TYPE が VARIABLE に設定されていると、特定のタイミング要件を満たす必要があります。 また、同じ IDELAY エレメントが ISERDES でも使用されます。

このため、ISERDES で IOBDELAY_TYPE=VARIABLE と設定し、DLYRST、DLYINC、DLYCE を使用すると、同じタイミング要件を満たす必要があります。

ソリューション

クロックの極性が残りのデザインとは反転しているため、RST、 INC、CE (IDELAY の場合)、または DLYRST、DLYINC、DLYCE (ISERDES の場合) などの制御信号の同期パスはクロック サイクルの半分である必要があります。 これにより、これらの制御信号が IDELAY エレメントに適切なクロック ドメインで送信されます。 つまり、制御信号のソース レジスタのクロックが C 入力に接続されるクロックと同じである場合、ソース レジスタから IDELAY エレメントへのパスはクロック サイクルの半分である必要があります。

同様に、ISERDES で DLYRST、DLYINC、DLYCE 信号を使用する場合は、これらの信号も CLKDV のクロック サイクルの半分である必要があります。
AR# 20125
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加