UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20159

Virtex-II/-II Pro/-4 - オーバーシュート/アンダーシュートが FPGA に与える影響

説明

キーワード : clamp, diode, ESD, protection, input, I/O, current, sink, source, damage, reliability, absolute, gate, voltage, maximum, クランプ ダイオード, 保護, 入力, 電流, シンク, ソース, 損傷, 信頼性, 絶対, 最大, ゲート, 電圧

I/O 信号が正しく終端されていないと、FPGA がオーバーシュートまたはアンダーシュートになる可能性があります。これは、デバイスにどういう影響を与えますか。

ソリューション

Virtex-II Pro および Virtex-4 の JTAG ピンを除き、すべての Virtex-II/-II Pro/-4 の I/O には、I/O 信号が、VCCO を 500-600mV 超える、またはグランドを 500-600mV 下回るときに、オンになる VCCO およびグランドに対し、ESD 保護ダイオードがあります。

オーバーシュートおよびアンダーシュートは、次の 2 点において FPGA に損傷を与える可能性があります。
- 最大入力ゲート電圧 (Vin) が超過する。デバイスのデータシートに記載されている絶対最大値を厳守してください。これらの仕様が厳守されていない場合、たとえわずかな時間であっても、デバイスの信頼性は保証されなくなります。
- クランプ ダイオードが超過電流にさらされている。クランプ ダイオードは、60mA DC をシンク/ソースするように設計されており、100 - 120mA の継続的過渡電流スパイク (クロック信号など) には耐えることができます。この制限値を超過した場合は、デバイスの損傷につながります。

FPGA を損傷する可能性だけでなく、オーバーシュートおよびアンダーシュートは、機能上に問題を生じさせることにもつながります。オーバーシュートが起きると、電力クランプ ダイオードがアクティブになり、VCCO へのシンク電流が発生し、ノイズ、ジッタ、タイミングの問題が発生します。アンダーシュートは、ブロック RAM エラーにつながります。

さらに、オーバーシュートおよびアンダーシュートが原因で、デューティ サイクルに歪みが生じたり、シンボル間の干渉 (データによるジッタ) が起きることもあります。I/O 信号が VCCO を超えているか、またはグランドを下回っている間に、出力ドライバが遷移し始めたとき、ジッタが発生します。
AR# 20159
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加