UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20201

8.1 System Generator for DSP - エンベデッド FIFO (FIFO16) タイプの FIFO ブロックを使う方法について

説明

キーワード : MATLAB, Simulink, 6.3, FIFO16, 6.3, 7.1

エンベデッド FIFO (FIFO16) タイプの FIFO ブロックを使う方法について

ソリューション

System Generator for DSP 6.3 で Virtex-4 FIFO16 (メモリ タイプが Embedded FIFO に設定されている FIFO ブロック) を使用する場合、FIFO にはリセット ポートが必要で、リセットは FIFO を使用する前にアサートされる必要があります。 そうでないと、 FIFO がハードウェアで正しく動作しない可能性があります。

FIFO16 のドキュメンテーションには、正しくリセットを機能させるには、リセット ラインは 3 クロック サイクル間アサートされる必要があると記載されています。 エンベデッド FIFO が System Generator for DSP で選択されているときに生成される HDL により、ワンホット エンコードされたステート マシンを使用して、この制約が満たされます。

FIFO ブロックの詳細については、『System Generator User Guide』を参照してください。
http://www.xilinx.co.jp/products/software/sysgen/online_documentation.htm

AR# 20201
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加