AR# 20289

6.3i IP アップデート 4 CORE Generator - 新機能と既知の問題 : IP-DSP

説明

キーワード : CORE Generator, IP, Update 4, アップデート

このアンサーでは、6.3i IP アップデート 4 の新機能と既知の問題を記載しています。

メモ : IP アップデート 4 (IP4_G) は、ISE 6.3i とのみ使用できます。

ソリューション

1

新機能)

3GPP TCC Encoder v1.0
- ありません (今回が初期リリースです)。

3GPP TCC Decoder v1.0
- ありません (今回が初期リリースです)。

Complex Multiplier v2.0
- Virtex-II、Virtex-II Pro、Spartan-3 のサポートが追加されました。エンベデッド乗算器を含むすべてのファミリがサポートされるようになりました。
- Virtex-4 インプリメンテーションの最適化で、より良いパフォーマンスが得られるようになりました。
- 大きい入力オペランドの精度がさらに効率よくサポートされるようになりました。

Fast Fourier Transform v3.1
- xFFT v3.1 パッチをダウンロードするには、(Xilinx Answer 20709) を参照してください。
- "Virtex-4 で [Optimize for Speed Using XtremeDSP Slices] オプションを使用すると、より多くの DSP48 を使用することで、より速いクロック速度でコアが動作するようになりました。このため、リソース使用率とパフォーマンス間のトレードオフを行う追加オプションを使用できるようになっています。
- サポートされるすべての FPGA ファミリで最大クロック速度を向上

MAC FIR v5.1
- マルチ MAC エンジン フィルタ インプリメンテーションの最適化により、リソース使用率が 35% まで低減できます。

Reed Solomon Decoder v5.1
- OC-192 などの高速アプリケーションでコアを効率的に利用できるマルチ チャネル インプリメンテーションがサポートされるようになりました。
- IEEE802.16d などの標準規格に対してコアを効率的に利用できるオプションがアップデートされました。
- 自己回復モードの機能が新たに追加されました。

Viterbi Decoder v5.0
- デュアル デコーダ ビタビのコンフィギュレーションに sel_output 信号が追加され、デコーダ 0 またはデコーダ 1 を使用したデュアル デコーダで入力データがデコードされているかどうかを識別できるようになりました。
- トレリス初期化および直接トレースバックに関連した新機能が追加され、デコーダでパケットを処理する方法の種類が増えました。

2

既知の問題

LogiCORE 2-D DCT v2.0
- 2-D DCT VHDL モデルが 100MHz 以上でしかシミュレーションできません。
詳細は、(Xilinx Answer 20316) を参照してください。

LogiCORE 3GPP TCC Decoder v1.0
- データシートに記載されているデザイン例の BRAM 数が間違っています。
詳細は、(Xilinx Answer 20309) を参照してください。

LogiCORE 3GPP TCC Decoder v1.0、3GPP TCC Encoder v1.0、xFFT v3.1
- VHDL を使用し、Virtex-4 をターゲットとして xFFT、3GPP TCC Encoder、3GPP Decoder をシミュレーションすると、メモリの競合が発生します。
詳細は、(Xilinx Answer 20314) を参照してください。

LogiCORE CIC v3.0
- CIC v3.0 フィルタが、データ入力の完全なダイナミック ビット範囲を使用する入力に対してオーバーフローになります。
(Xilinx Answer 12480) を参照してください。
- CIC フィルタのリセットについて。
詳細は、(Xilinx Answer 20187) を参照してください。

LogiCORE Complex Multiplier v2.0
- Complex Multiplier v2.0 で、MAC FIR v5.1 のバージョン情報ファイルに関するメッセージが表示されてしまいます。
詳細は、(Xilinx Answer 20313) を参照してください。
- Complex Multiplier v2.0 のデータシートに記載されている入力および出力ビット幅が間違っています。
詳細は、(Xilinx Answer 20308) を参照してください。

LogiCORE DA FIR Filter
- DA-FIR を使用すると、CORE Generator でメモリ使用問題が発生します。
(Xilinx Answer 18663) を参照してください。
- DA FIR フィルタのクロック/パイプライン レイテンシの算出方法について。
(Xilinx Answer 4610) を参照してください。

>LogiCORE DA FIR Filter (その他のコアも同様)
- VHDL SimPrim X_SRLC16E では警告メッセージが表示されるだけなのに、Verilog SimPrim X_SRLC16E ではエラーが発生します。
(Xilinx Answer 19518) を参照してください。

LogiCORE DA FIR Filter、MAC FIR
- ザイリンクス DA FIR および MAC FIR フィルタの浮動小数点係数から固定小数点係数への変換方法について
(Xilinx Answer 5366) を参照してください。

LogiCORE DDC v1.0, MAC FIR v5.0 DA FIR v9.0
- COE ファイルに無効なパラメータを入力すると、エラー メッセージに異なる基底形式で値が表示されます。
(Xilinx Answer 14202) を参照してください。

- LogiCORE DDC v1.0
- Spartan-3 および Virtex-II Pro デバイスで DDC コアをインプリメントできます。
(Xilinx Answer 18937) を参照してください。

- LogiCORE 32-pt Configurable FFT v3.0
- 出力データが間違った bin にあります。
(Xilinx Answer 18901) を参照してください。

LogiCORE 1024-pt FFTv1.0
- FFT/IFFT のデータシートにあるブロック RAM のコンフィギュレーションがハードウェアのコンフィギュレーションと一致しない。
(Xilinx Answer 15311) を参照してください。

LogiCORE 16-pt FFT v2.0
- 16 ポイントの Virtex FFT でのスライス使用率が 64 ポイントの FFT のものより大きくなります。
(Xilinx Answer 8765) を参照してください。

LogiCORE 256-pt FFT v2.0
- Virtex-II デバイスで FFT を使用すると、PAR で警告およびエラー メッセージが表示されます。
(Xilinx Answer 13173) を参照してください。

LogiCORE 32-pt FFT v1.0
- FFT コアの Verilog モデルがありません。
(Xilinx Answer 11155) を参照してください。

LogiCORE 64-pt FFT v2.0
- 64 ポイント FFT v2.0 で RESULT 信号が正しくリセットされません。
(Xilinx Answer 15383) を参照してください。

LogiCORE FFT
- 固定ネットリスト FFT (64、256、1024) コアをシミュレーションすると、警告メッセージが多数表示されます。
(Xilinx Answer 14861) を参照してください。

LogiCORE FFT
- RAM X への書き込み中に、固定ネットリスト FFT (64、256、1024) コアに接続する出力について (TMS コンフィギュレーション)。
詳細は、(Xilinx Answer 9288) を参照してください。

LogiCORE xFFT v3.1
- Radix 2 または Radix 4 バースト モードの出力順序について。
詳細は、(Xilinx Answer 18825) を参照してください。

LogiCORE xFFT v3.1
- xFFT v3.1 のパッチのダウンロードについて。
詳細は、(Xilinx Answer 20709) を参照してください。

LogiCORE xFFT v3.1、MAC FIR v5.1
- MAC FIR では、入力ビット幅が 18 ビット以上の場合、配線に制限があるため、予想以上の数のリソースが必要になることがあります。
詳細は、(Xilinx Answer 20307) を参照してください。

LogiCORE MAC FIR v5.1
- 1 つのプロジェクトで異なる COE ファイルを使用する場合の複数の MAC FIR のサポートについて。
詳細は、(Xilinx Answer 16433) を参照してください。
- バックアノテートされた Verilog シミュレーションで、メモリの競合エラーが発生します。
詳細は、(Xilinx Answer 16106) を参照してください。
- MAC FIR バージョン情報ファイルに修正に関するメッセージが含まれていません。
詳細は、(Xilinx Answer 20313) を参照してください。

LogiCORE Multiplier Generator
- Multiplier Generator モデルを Synopsys VCS でコンパイルできません。
(Xilinx Answer 19520) を参照してください。

LogiCORE Multiplier Generator
- Virtex-4 のシミュレーションが一致しません。
詳細は、(Xilinx Answer 20777) を参照してください。

LogiCORE Reed Solomon Encoder v5.0
- イネーブル ピンが表示されるのに、使用できません。
詳細は、(Xilinx Answer 19526) を参照してください。
AR# 20289
日付 12/15/2012
ステータス アクティブ
種類 一般