UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20422

6.3 スピード ファイル/タイミング - Virtex-4 のスピード ファイル (バージョン 1.50) の変更点について

説明

キーワード : version, 1.50, speed, file, バージョン, スピード, ファイル

重要度 : 標準

概要 :
Virtex-4 スピード ファイルのバージョン 1.50 の変更点について

ソリューション

このスピード ファイルでは FIFO16 と PCI コアに関連するタイミング値が変更されています。

OSERDES の場合、トライステート ポートが BUF モードで使用されると、セットアップ/ホールド チェックが T1 と CLK に対してチェックされなくなっています。 トライステート ポートが BUF モードで使用されているので、T1 -> CLK のタイミング チェックを修正しました。

相対最小係数は IDELAY コンポーネント遅延に適用されなくなっています。 IDELAY コンポーネントのデフォルト遅延は増加され、負またはゼロのホールド タイムになるようになりました。

相対最小係数も該当するコンポーネントと遅延に対して 15% 増加されています。

差動入力のマスタ側とスレーブ側も互いに一致するように修正されています。
AR# 20422
日付 03/27/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加