UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20449

6.3i XST - `include 文が参照するファイルにある最終`define 文が無視される

説明

キーワード : XST, Verilog, define, include, 定義

重要度 : 標準

概要 :
`include 文は、定義などのために`define 文を使って外部ファイルにアクセスするために使用できます。 稀に、`define 文が外部ファイルにある場合、 XST で無視されてしまうケースがあります。

ソリューション

`define 文がファイルの最終行にあり、その行の終わりに改行がない場合、 この文は XST で解析されません。 確実に解析されるようにするには、空白行を`define 文の後に追加します。

この問題は、XST 7.1i で修正されています。
AR# 20449
日付 07/18/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加