UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20472

6.3i SP3 UniSim、SimPrim Simulation - DCM/DCM_ADV モデルで可変位相シフトを行うと、LOCK 信号が Low になる

説明

キーワード : UniSim, simulation, ModelSim, NC-Verilog DCM, lock, VCS, Verilog, low, variable, phase, DCM, Virtex-4, Virtex-II, Virtex-IIPro, Virtex-II Pro, シミュレーション, 可変, 位相

DCM および DCM_ADV モデルを使用して可変位相シフトを行っていると、LOCK 信号が何度か Low になります。

ソリューション

DCM および DCM_ADV コンポーネントのシミュレーション モデルに見られる問題です。 この問題は、ビヘイビアおよびタイミング シミュレーションの両方に見られます。

ISE 7.1i で修正される予定です。

すぐに修正が必要な場合は、ウェブケースを開いてください。
http://www.xilinx.co.jp/support
AR# 20472
日付 10/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加